cpu32

verilog 32bit cpu experiment
git clone http://frotz.net/git/cpu32.git
Log | Files | Refs

de0nano.sdc (2368B)


      1 #**************************************************************
      2 # This .sdc file is created by Terasic Tool.
      3 # Users are recommended to modify this file to match users logic.
      4 #**************************************************************
      5 
      6 #**************************************************************
      7 # Create Clock
      8 #**************************************************************
      9 create_clock -period 20 [get_ports CLOCK_50]
     10 
     11 
     12 #**************************************************************
     13 # Create Generated Clock
     14 #**************************************************************
     15 derive_pll_clocks
     16 
     17 
     18 
     19 #**************************************************************
     20 # Set Clock Latency
     21 #**************************************************************
     22 
     23 
     24 
     25 #**************************************************************
     26 # Set Clock Uncertainty
     27 #**************************************************************
     28 derive_clock_uncertainty
     29 
     30 
     31 
     32 #**************************************************************
     33 # Set Input Delay
     34 #**************************************************************
     35 
     36 
     37 
     38 #**************************************************************
     39 # Set Output Delay
     40 #**************************************************************
     41 
     42 
     43 
     44 #**************************************************************
     45 # Set Clock Groups
     46 #**************************************************************
     47 
     48 
     49 
     50 #**************************************************************
     51 # Set False Path
     52 #**************************************************************
     53 
     54 
     55 
     56 #**************************************************************
     57 # Set Multicycle Path
     58 #**************************************************************
     59 
     60 
     61 
     62 #**************************************************************
     63 # Set Maximum Delay
     64 #**************************************************************
     65 
     66 
     67 
     68 #**************************************************************
     69 # Set Minimum Delay
     70 #**************************************************************
     71 
     72 
     73 
     74 #**************************************************************
     75 # Set Input Transition
     76 #**************************************************************
     77 
     78 
     79 
     80 #**************************************************************
     81 # Set Load
     82 #**************************************************************
     83 
     84 
     85