Makefile (4676B)
1 2 include build/init.mk 3 4 all: list-all-targets 5 6 MODULE_NAME := eth-mdio-test 7 MODULE_SRCS := hdl/eth_mdio.sv 8 MODULE_SRCS += hdl/test/eth_mdio_test.sv 9 include build/verilator-sim.mk 10 11 MODULE_NAME := zybo-adc 12 MODULE_PART := xc7z010clg400-1 13 MODULE_SRCS := hdl/zybo_adc.sv 14 MODULE_SRCS += hdl/axi_ifc.sv hdl/axi_registers.sv 15 MODULE_SRCS += hdl/xadc.sv 16 MODULE_SRCS += hdl/zynq_ps_1m.sv 17 MODULE_SRCS += hdl/zybo_adc.xdc 18 include build/vivado-bitfile.mk 19 20 MODULE_NAME := zybo-simple-io 21 MODULE_PART := xc7z010clg400-1 22 MODULE_SRCS := hdl/zybo_simple_io.sv 23 MODULE_SRCS += hdl/axi_ifc.sv hdl/axi_registers.sv 24 MODULE_SRCS += hdl/zynq_ps_1m.sv 25 MODULE_SRCS += hdl/zybo_simple_io.xdc 26 include build/vivado-bitfile.mk 27 28 MODULE_NAME := uzed-simple-io 29 MODULE_PART := xc7z020clg400-1 30 MODULE_SRCS := hdl/uzed_simple_io.sv 31 MODULE_SRCS += hdl/axi_ifc.sv hdl/axi_registers.sv 32 MODULE_SRCS += hdl/zynq_ps_1m.sv 33 MODULE_SRCS += hdl/uzed_simple_io.xdc 34 include build/vivado-bitfile.mk 35 36 HDMI_SRCS := \ 37 hdl/hdmi_core.sv \ 38 hdl/mmcm_1in_3out.sv \ 39 hdl/serdes_10to1_tx.sv \ 40 hdl/tmds_encoder.sv 41 42 MODULE_NAME := zybo-hdmi-axi 43 MODULE_PART := xc7z010clg400-1 44 MODULE_SRCS := hdl/zybo_hdmi_axi.sv 45 MODULE_SRCS += hdl/axi_ifc.sv hdl/axi_registers.sv 46 MODULE_SRCS += hdl/zynq_ps_1m_1s.sv 47 MODULE_SRCS += hdl/xilinx_async_fifo.sv hdl/sync_oneway.sv 48 MODULE_SRCS += hdl/axi_dma_reader.sv 49 MODULE_SRCS += $(HDMI_SRCS) 50 MODULE_SRCS += hdl/chardata8x8.hex 51 MODULE_SRCS += hdl/textdisplay.sv 52 MODULE_SRCS += hdl/zybo_hdmi.xdc 53 MODULE_SRCS += hdl/zybo_hdmi_fclk.xdc 54 include build/vivado-bitfile.mk 55 56 MODULE_NAME := zybo-hdmi 57 MODULE_PART := xc7z010clg400-1 58 MODULE_SRCS := hdl/zybo_hdmi.sv 59 MODULE_SRCS += $(HDMI_SRCS) 60 MODULE_SRCS += hdl/zybo_hdmi.xdc 61 include build/vivado-bitfile.mk 62 63 MODULE_NAME := axi-write-to-sram 64 MODULE_SRCS := hdl/test/axi_write_to_sram.sv 65 MODULE_SRCS += hdl/axi_ifc.sv 66 MODULE_SRCS += hdl/axi_sram.sv 67 MODULE_SRCS += hdl/axi_pattern_writer.sv 68 include build/verilator-sim.mk 69 70 MODULE_NAME := eth-crc32-test 71 MODULE_SRCS := hdl/test/eth_crc32_test.sv 72 MODULE_SRCS += hdl/eth_crc32.sv 73 include build/verilator-sim.mk 74 75 MODULE_NAME := eth-rmii-test 76 MODULE_SRCS := hdl/test/eth_rmii_test.sv 77 MODULE_SRCS += hdl/eth_rmii_tx.sv 78 MODULE_SRCS += hdl/eth_rmii_rx.sv 79 include build/verilator-sim.mk 80 81 MODULE_NAME := axi-regs-test 82 MODULE_SRCS := hdl/test/axi_registers_test.sv 83 MODULE_SRCS += hdl/axi_ifc.sv 84 MODULE_SRCS += hdl/axi_registers.sv 85 MODULE_SRCS += hdl/axi_to_reg_x8.sv 86 MODULE_SRCS += hdl/axi_to_reg_impl.sv 87 MODULE_SRCS += hdl/reg_ifc.sv 88 include build/vivado-xsim.mk 89 #include build/verilator-sim.mk 90 91 MODULE_NAME := eth-capture-test 92 MODULE_SRCS := hdl/test/eth_capture_test.sv 93 MODULE_SRCS += hdl/test/eth_packet_gen.sv 94 MODULE_SRCS += hdl/eth_capture.sv 95 MODULE_SRCS += hdl/eth_rmii_tx.sv 96 MODULE_SRCS += hdl/eth_rmii_rx.sv 97 MODULE_SRCS += hdl/pkt_bytes_to_words.sv 98 MODULE_SRCS += hdl/xilinx_async_fifo.sv 99 MODULE_SRCS += hdl/sync_oneway.sv 100 MODULE_SRCS += hdl/axi_ifc.sv 101 MODULE_SRCS += hdl/axi_dma_writer.sv 102 MODULE_SRCS += hdl/axi_sram.sv 103 #include build/verilator-sim.mk 104 include build/vivado-xsim.mk 105 106 MODULE_NAME := zybo-eth-capture 107 MODULE_PART := xc7z010clg400-1 108 MODULE_SRCS := hdl/zybo_eth_capture.sv 109 MODULE_SRCS += hdl/zynq_ps_1m_2s.sv 110 MODULE_SRCS += hdl/mmcm_1in_3out.sv 111 MODULE_SRCS += hdl/eth_capture.sv 112 MODULE_SRCS += hdl/eth_rmii_rx.sv 113 MODULE_SRCS += hdl/pkt_bytes_to_words.sv 114 MODULE_SRCS += hdl/xilinx_async_fifo.sv 115 MODULE_SRCS += hdl/sync_oneway.sv 116 MODULE_SRCS += hdl/axi_ifc.sv 117 MODULE_SRCS += hdl/axi_dma_writer.sv 118 MODULE_SRCS += hdl/axi_registers.sv 119 MODULE_SRCS += hdl/zybo_eth_capture.xdc 120 include build/vivado-bitfile.mk 121 122 MODULE_NAME := zybo-eth 123 MODULE_PART := xc7z010clg400-1 124 MODULE_SRCS := hdl/zybo_eth.sv 125 MODULE_SRCS += hdl/eth_rmii_rx.sv 126 MODULE_SRCS += hdl/eth_rmii_tx.sv 127 MODULE_SRCS += hdl/mmcm_1in_3out.sv 128 MODULE_SRCS += hdl/jtag_debug_port.sv 129 MODULE_SRCS += hdl/zybo_eth.xdc 130 MODULE_SRCS += hdl/testpacket.hex 131 include build/vivado-bitfile.mk 132 133 MODULE_NAME := nexys4 134 MODULE_PART := xc7a100tcsg324-1 135 MODULE_SRCS := hdl/nexys4.sv 136 MODULE_SRCS += hdl/eth_rmii_rx.sv 137 MODULE_SRCS += hdl/eth_rmii_tx.sv 138 MODULE_SRCS += hdl/eth_mdio.sv 139 MODULE_SRCS += hdl/mmcm_1in_3out.sv 140 MODULE_SRCS += hdl/jtag_debug_port.sv 141 MODULE_SRCS += hdl/nexys4.xdc 142 MODULE_SRCS += hdl/testpacket.hex 143 include build/vivado-bitfile.mk 144 145 MODULE_NAME := zybo-axi-test 146 MODULE_PART := xc7z010clg400-1 147 MODULE_SRCS := \ 148 hdl/zybo-fclk-100m.xdc \ 149 hdl/zybo-axi-test.sv \ 150 hdl/axi_ifc.sv \ 151 hdl/reg_ifc.sv \ 152 hdl/axi_hp_dma_reader.sv \ 153 hdl/axi_hp_dma_writer.sv \ 154 hdl/axi_registers_v2.sv \ 155 hdl/zynq_ps_1m_4hps.sv 156 include build/vivado-bitfile.mk 157 158 clean:: 159 rm -rf sim synth out 160 161 list-all-targets:: 162 @echo buildable targets: 163 @for x in $(ALL_TARGETS) ; do echo $$x ; done